Ｓ．Ｗ．Ｈｏｍｅｐａｇｅ

Top Page／ MASMのメモ書き TOP

x86系CPUのメモ

アドレッシング・モード

最適化

■V30mz (NEC)

1. 命令はデコードが完了している。
   
2. "メモリ・アクセスやＩ／Ｏアクセスにおいて、ウェイト・ステートが発生しない。"
   ウェイト・ステートが発生する場合は、ウェイト・ステートのクロック数を命令実行クロック数に加算してください。
3. バス・ホールド要求が無い。
4. ワード・データは、偶数アドレスに配置されている。
   奇数アドレスに配置されたワード・データをアクセスする場合は、１クロックを加算してください。
5. 実効アドレス計算に必要なレジスタ(BX,BP,SI,DI,SP等)が、直前の命令で変更されていない。
   直前の命令で変更したレジスタを実効アドレス計算に使用する場合は、１クロックを加算してください。
   （ただし、LEA命令、ストリング命令では増加しません。）
   また、連続したPUSH,POP命令では、実行クロック数は増加しません。
   （全て１クロックで実行します。）
6. 実効アドレス計算に必要なレジスタは１個のみである。
   実効アドレス計算に必要なレジスタが２個の場合（例： mov ax,[bx+si]）、１クロックを加算してください。
7. 分岐命令の分岐先は偶数アドレスである。
   奇数アドレスに分岐する場合は、１クロックを加算してください。

■Pentium シリーズ (intel) 共通

1. 最新世代のコンパイラを使用し、最適化されたアプリケーションを作成する。
2. 最適化を意識してコードを書く。
   具体的には、「グローバル変数」、「ポインタ」、「複雑な制御フロー」を避ける。
   'register’ 修飾子を使用せず、’const’ 修飾子を使用する。
   タイプ・システムを途中で変更することはせず、間接コールも行わない。
3. 分岐予測のアルゴリズムに注意を払う。
   BTB内に履歴が存在しない分岐は、以下のように予測される。
   
   • 無条件分岐は分岐すると予測する。
   • 条件付き後方分岐は分岐すると予測する。
   • 条件付き前方分岐は分岐しないと予測する。
4. パーシャル・レジスタ・ストールを避ける。（初代Pentiumは除外）
   例えば、AL,AH,AXレジスタを書き込んだ後に、EAXレジスタを読むコードを書くと、 AL,AH,AXレジスタへの書き込みがリタイアする（最低、7clock要する）。
   書き込み前に、xor eax,eax などで大きいレジスタをクリアすると、発生しない。
5. すべてのデータのアライメントを合わせる。
   【コード】
   
   • ループ・エントリ・ラベルは、16バイト境界からの隔たりが16 バイト未満の時、アライメントを16 バイト境界に合わせる。
   • 条件分岐の後のラベルは、アライメントを合わせない。
   • 無条件分岐または関数コールの後のラベルは、16 バイト境界からの隔たりが8バイト未満の時、アライメントを16バイト境界に合わせる。
   【データ】
   
   • 8ビット・データは任意の境界にアライメントを合わせる。
   • 16ビット・データはアライメントが合った4 バイト・ワード内に収まるようにアライメントを合わせる。
   • 32ビット・データは4 バイトの整数倍の任意の境界にアライメントを合わせる。
   • 64ビット・データは8 バイトの整数倍の任意の境界にアライメントを合わせる。
   • 80ビット・データは128 ビット境界(すなわち、16 バイトの整数倍の任意の境界)にアライメントを合わせる。
6. 命令キャッシュ・ミスを最少にし、プリフェッチを最適化するようにコードを配置する。
7. 0x0F 以外のプリフィックス付きオペコードを避ける。
8. 同一のメモリ領域において、大きいストアの後に小さいロードが来る事、及び、小さいストアの後に大きいロードが来ることを避ける。
   同一のメモリ領域におけるデータのロードとストアには、データ・サイズをそろえ、アドレス・アライメントを使用する。
9. ソフトウェアによるパイプライン化を図る。
10. 常にCALL命令とRET (return)命令をペアリングする。
11. 自己修正型のコードを避ける。
12. データをコード・セグメント内に入れない。
13. できるだけ早くストア・アドレスを計算する。
14. μOPを4 つ以上含む命令、または7Byteより長い命令を避ける。
    できれば、μopを1つしか必要としない命令を使用する。
15. 呼び出される側のセーブ・プロシージャを呼び出す前にパーシャル(部分)レジスタをゼロにクリアする。

■i586 : Pentium, MMX Pentium

デコードの制約

• 最初の命令がUパイプ、次の命令がVパイプに発行できる場合は、2命令を同時にデコードする。
• Uパイプでレジスタに書き込みを行っている場合、Vパイプでそのレジスターに書き込めない。
• Uパイプでレジスタに書き込めを行っている場合、Vパイプでそのレジスターに読み込めない。
• 但し、フラグレジスタには適用しない。
• 又、次の命令にも適用しない。(PUSH, POP, CALL, CMP, 条件ジャンプ)
• 同じ4Byte境界をアクセスする場合、Vパイプの命令に1clockのペナルティーを生じる。
• メモリアクセスにおいて、実アドレスのbit2〜4が同じときはバンクの衝突が生じ、Vパイプの命令に1clockのペナルティを生じる。

ペアリング不可能な命令(NP)

1. CLレジスタにシフト・カウントがあるローテート・シフト命令。
2. ロング算術演算命令。たとえば、MUL、DIV。
3. 拡張命令。たとえば、RET、ENTER、PUSHA、MOVS、STOS、LOOPNZ。
4. 一部の浮動小数点命令。たとえば、FSCALE、FLDCW、FST。
5. セグメント間命令。たとえば、PUSH sreg、CALL far。

U またはV パイプに発行されるペアリング可能な命令(UV)

1. 大部分の8/32bitの演算。（ADD, INC, XOR）
2. すべての8/32bitの比較命令。（CMP, TEST）
3. レジスタを使用するすべての8/32bitスタック操作。（PUSH reg, POP reg）

U パイプに発行されるペアリング可能な命令(U)

これらの命令は、U パイプに対して発行しなければならず、 Vパイプ内の適切な命令とペアリングすることができる。
これらの命令は、決してV パイプ内では実行されない。

1. キャリーおよびボロー命令。（ADC, SBB）
2. プリフィックス付き命令。
3. 即値によるシフト。
4. 一部の浮動小数点演算。（FADD, FMUL, FLD）

V パイプに発行されるペアリング可能な命令(V)

これらの命令は、U パイプでもVパイプでも実行できるが、Vパイプにあるときだけにペアリングされる。
これらの命令は、命令ポインタ(eip) を変更するので、次の命令が隣接していない場合があるため、U パイプではペアリングすることはできない。
U パイプ内の分岐は、分岐しないと予測されたときでも、次の命令とペアリングしない。

1. 単純な制御転送命令。（CALL near, JMP near, JCC）
   これには、"JCC short"及び"JCC near"(0fプリフィックス付き)両バージョンの条件分岐命令が含まれる。
2. fxch 命令。

■i686 : Pentium Pro, Pentium II, Pentium III